RTOS-Aware Refinement for TLM2.0-based HW/SW Design
M. Becker, G. Di Guglielmo, F. Fummi, W. Müller, G. Pravadelli, T. Xie, in: Proceedings of DATE’10, IEEE, Dresden, 2010.

A Mixed Level Simulation Environment for Stepwise RTOS Software Refinement
M. Becker, H. Zabel, W. Müller, in: L. Kleinjohann, B. Kleinjohann (Eds.), Springer Verlag, Dordrecht, 2010.

Task Migration for Fault-Tolerant FlexRay Networks
K. Klobedanz, G.B. Defo, H. Zabel, W. Müller, Y. Zhi, in: L. Kleinjohann, B. Kleinjohann (Eds.), Springer Verlag, Dordrecht, 2010.

A UML Profile for SysML-Based Comodeling for Embedded Systems Simulation and Synthesis
F. Mischkalla, W. Müller, D. He, in: Proceedings of the M-BED Workshop, Dresden, 2010.

Eine strukturierte Methode zur Generierung von SystemVerilog-Testumgebungen aus textuellen Anforderungsbeschreibungen
A. Bol, W. Müller, A. Krupp, in: Methoden Und Beschreibungssprachen Zur Modellierung Und Verifikation von Schaltungen Und Systemen (MBMV), Dresden, 2010.

The SATURN Approach to SysML-based HW/SW Codesign
W. Müller, D. He, F. Mischkalla, A. Wegele, A. Larkham, P. Whiston, P. Penil, E. Villar, N. Mitas, D. Kritharidis, F. Azcarate, M. Carballeda, in: Proceedings of the IEEE Computer Society Annual Symposium on VLSI, 2010.

Generation of Executable Testbenches from Natural Language Requirement Specifications for Embedded Real-Time Systems
W. Müller, A. Bol, A. Krupp, O. Lundkvist, in: L. Kleinjohann, B. Kleinjohann (Eds.), Springer Verlag, Dordrecht, 2010.

Mutation-Analysis Directed Constrained Random Verification
T. Xie, F. Letombe, W. Müller, in: L. Kleinjohann, B. Kleinjohann (Eds.), Springer Verlag, Dordrecht, 2010.

An Eclipse-based Framework for the IP-XACT-enabled Assembly of Mixed-Level IPs
T. Xie, G.B. Defo, W. Müller, in: Paris, 2010.

Verification of a CAN Bus Model in SystemC with Functional Coverage
G.B. Defo, W. Müller, C. Kuznik, in: Proceedings of SIES 2010, IEEE,  Trento, Italy, 2010.