@article{52686, author = {{Ahmed, Qazi Arbab and Wiersema, Tobias and Platzner, Marco}}, issn = {{2509-3428}}, journal = {{Journal of Hardware and Systems Security}}, keywords = {{General Engineering, Energy Engineering and Power Technology}}, publisher = {{Springer Science and Business Media LLC}}, title = {{{Post-configuration Activation of Hardware Trojans in FPGAs}}}, doi = {{10.1007/s41635-024-00147-5}}, year = {{2024}}, } @unpublished{43048, author = {{Lienen, Christian and Middeke, Sorel Horst and Platzner, Marco}}, title = {{{fpgaDDS: An Intra-FPGA Data Distribution Service for ROS 2 Robotics Applications}}}, year = {{2023}}, } @inproceedings{44194, author = {{Ahmed, Qazi Arbab and Awais, Muhammad and Platzner, Marco}}, booktitle = {{The 24th International Symposium on Quality Electronic Design (ISQED'23), San Francisco, Califorina USA}}, location = {{San Fransico CA 94023-0607, USA}}, title = {{{MAAS: Hiding Trojans in Approximate Circuits}}}, year = {{2023}}, } @misc{45762, author = {{Simon-Mertens, Florian}}, title = {{{Effizienzanalyse leichtgewichtiger Neuronaler Netze für FPGA-basierte Modulationsklassifikation}}}, year = {{2023}}, } @misc{45917, author = {{Raeisi Nafchi, Masood}}, publisher = {{Paderborn University}}, title = {{{Reconfigurable Random Forest Implementation on FPGA}}}, year = {{2023}}, } @misc{45916, author = {{Yadalam Murali Kumar, Nihal}}, publisher = {{Paderborn University}}, title = {{{Data Analytics for Predictive Maintenance of Time Series Data}}}, year = {{2023}}, } @misc{46075, author = {{Raeisi Nafchi, Masood}}, title = {{{Reconfigurable Random Forest Implementation on FPGA}}}, year = {{2023}}, } @unpublished{46229, author = {{Lienen, Christian and Nowosad, Alexander Philipp and Platzner, Marco}}, title = {{{Mapping and Optimizing Communication in ROS 2-based Applications on Configurable System-on-Chip Platforms}}}, year = {{2023}}, } @inproceedings{45913, author = {{Clausing, Lennart and Guetattfi, Zakarya and Kaufmann, Paul and Lienen, Christian and Platzner, Marco}}, booktitle = {{Proceedings of the 19th International Symposium on Applied Reconfigurable Computing (ARC)}}, title = {{{On Guaranteeing Schedulability of Periodic Real-time Hardware Tasks under ReconOS64}}}, year = {{2023}}, } @phdthesis{47837, author = {{Hansmeier, Tim}}, title = {{{XCS for Self-awareness in Autonomous Computing Systems}}}, year = {{2023}}, } @misc{52480, author = {{Klassen, Alexander}}, title = {{{Fast Partial Reconfiguration for ReconOS64 on Xilinx MPSoC Devices}}}, year = {{2023}}, } @inproceedings{29945, author = {{Witschen, Linus Matthias and Wiersema, Tobias and Reuter, Lucas David and Platzner, Marco}}, booktitle = {{2022 59th ACM/IEEE Design Automation Conference (DAC)}}, location = {{San Francisco, USA}}, title = {{{Search Space Characterization for Approximate Logic Synthesis }}}, year = {{2022}}, } @inproceedings{29865, author = {{Witschen, Linus Matthias and Wiersema, Tobias and Artmann, Matthias and Platzner, Marco}}, booktitle = {{Design, Automation and Test in Europe (DATE)}}, location = {{Online}}, title = {{{MUSCAT: MUS-based Circuit Approximation Technique}}}, year = {{2022}}, } @inproceedings{30971, author = {{Hansmeier, Tim and Platzner, Marco}}, booktitle = {{Applications of Evolutionary Computation, EvoApplications 2022, Proceedings}}, isbn = {{9783031024610}}, issn = {{0302-9743}}, location = {{Madrid}}, pages = {{386--401}}, publisher = {{Springer International Publishing}}, title = {{{Integrating Safety Guarantees into the Learning Classifier System XCS}}}, doi = {{10.1007/978-3-031-02462-7_25}}, volume = {{13224}}, year = {{2022}}, } @inproceedings{32855, author = {{Clausing, Lennart and Platzner, Marco}}, booktitle = {{2022 IEEE International Parallel and Distributed Processing Symposium Workshops (IPDPSW)}}, location = {{ Lyon, France}}, pages = {{120--127}}, publisher = {{IEEE}}, title = {{{ReconOS64: A Hardware Operating System for Modern Platform FPGAs with 64-Bit Support}}}, doi = {{10.1109/ipdpsw55747.2022.00029}}, year = {{2022}}, } @inproceedings{33253, author = {{Hansmeier, Tim and Brede, Mathis and Platzner, Marco}}, booktitle = {{GECCO '22: Proceedings of the Genetic and Evolutionary Computation Conference Companion}}, location = {{Boston, MA, USA}}, pages = {{2071--2079}}, publisher = {{Association for Computing Machinery (ACM)}}, title = {{{XCS on Embedded Systems: An Analysis of Execution Profiles and Accelerated Classifier Deletion}}}, doi = {{10.1145/3520304.3533977}}, year = {{2022}}, } @phdthesis{29769, abstract = {{Wettstreit zwischen der Entwicklung neuer Hardwaretrojaner und entsprechender Gegenmaßnahmen beschreiten Widersacher immer raffiniertere Wege um Schaltungsentwürfe zu infizieren und dabei selbst fortgeschrittene Test- und Verifikationsmethoden zu überlisten. Abgesehen von den konventionellen Methoden um einen Trojaner in eine Schaltung für ein Field-programmable Gate Array (FPGA) einzuschleusen, können auch die Entwurfswerkzeuge heimlich kompromittiert werden um einen Angreifer dabei zu unterstützen einen erfolgreichen Angriff durchzuführen, der zum Beispiel Fehlfunktionen oder ungewollte Informationsabflüsse bewirken kann. Diese Dissertation beschäftigt sich hauptsächlich mit den beiden Blickwinkeln auf Hardwaretrojaner in rekonfigurierbaren Systemen, einerseits der Perspektive des Verteidigers mit einer Methode zur Erkennung von Trojanern auf der Bitstromebene, und andererseits derjenigen des Angreifers mit einer neuartigen Angriffsmethode für FPGA Trojaner. Für die Verteidigung gegen den Trojaner ``Heimtückische LUT'' stellen wir die allererste erfolgreiche Gegenmaßnahme vor, die durch Verifikation mittels Proof-carrying Hardware (PCH) auf der Bitstromebene direkt vor der Konfiguration der Hardware angewendet werden kann, und präsentieren ein vollständiges Schema für den Entwurf und die Verifikation von Schaltungen für iCE40 FPGAs. Für die Gegenseite führen wir einen neuen Angriff ein, welcher bösartiges Routing im eingefügten Trojaner ausnutzt um selbst im fertigen Bitstrom in einem inaktiven Zustand zu verbleiben: Hierdurch kann dieser neuartige Angriff zur Zeit weder von herkömmlichen Test- und Verifikationsmethoden, noch von unserer vorher vorgestellten Verifikation auf der Bitstromebene entdeckt werden.}}, author = {{Ahmed, Qazi Arbab}}, keywords = {{FPGA Security, Hardware Trojans, Bitstream-level Trojans, Bitstream Verification}}, publisher = {{ Paderborn University, Paderborn, Germany}}, title = {{{Hardware Trojans in Reconfigurable Computing}}}, doi = {{10.17619/UNIPB/1-1271}}, year = {{2022}}, } @unpublished{29541, author = {{Lienen, Christian and Platzner, Marco}}, title = {{{ReconROS Executor: Event-Driven Programming of FPGA-accelerated ROS 2 Applications}}}, year = {{2022}}, } @inproceedings{34007, author = {{Lienen, Christian and Platzner, Marco}}, location = {{Neaples, Italy}}, title = {{{Task Mapping for Hardware-Accelerated Robotics Applications using ReconROS}}}, year = {{2022}}, } @inproceedings{34005, author = {{Lienen, Christian and Platzner, Marco}}, booktitle = {{2022 25th Euromicro Conference on Digital System Design (DSD)}}, location = {{Maspalomas, Gran Canaria, Spain}}, title = {{{Event-Driven Programming of FPGA-accelerated ROS 2 Robotics Applications}}}, doi = {{10.1109/DSD57027.2022.00088}}, year = {{2022}}, }