TY - JOUR AU - Ahmed, Qazi Arbab AU - Wiersema, Tobias AU - Platzner, Marco ID - 52686 JF - Journal of Hardware and Systems Security KW - General Engineering KW - Energy Engineering and Power Technology SN - 2509-3428 TI - Post-configuration Activation of Hardware Trojans in FPGAs ER - TY - GEN AU - Lienen, Christian AU - Middeke, Sorel Horst AU - Platzner, Marco ID - 43048 TI - fpgaDDS: An Intra-FPGA Data Distribution Service for ROS 2 Robotics Applications ER - TY - CONF AU - Ahmed, Qazi Arbab AU - Awais, Muhammad AU - Platzner, Marco ID - 44194 T2 - The 24th International Symposium on Quality Electronic Design (ISQED'23), San Francisco, Califorina USA TI - MAAS: Hiding Trojans in Approximate Circuits ER - TY - GEN AU - Simon-Mertens, Florian ID - 45762 TI - Effizienzanalyse leichtgewichtiger Neuronaler Netze für FPGA-basierte Modulationsklassifikation ER - TY - GEN AU - Raeisi Nafchi, Masood ID - 45917 TI - Reconfigurable Random Forest Implementation on FPGA ER - TY - GEN AU - Yadalam Murali Kumar, Nihal ID - 45916 TI - Data Analytics for Predictive Maintenance of Time Series Data ER - TY - GEN AU - Raeisi Nafchi, Masood ID - 46075 TI - Reconfigurable Random Forest Implementation on FPGA ER - TY - GEN AU - Lienen, Christian AU - Nowosad, Alexander Philipp AU - Platzner, Marco ID - 46229 TI - Mapping and Optimizing Communication in ROS 2-based Applications on Configurable System-on-Chip Platforms ER - TY - CONF AU - Clausing, Lennart AU - Guetattfi, Zakarya AU - Kaufmann, Paul AU - Lienen, Christian AU - Platzner, Marco ID - 45913 T2 - Proceedings of the 19th International Symposium on Applied Reconfigurable Computing (ARC) TI - On Guaranteeing Schedulability of Periodic Real-time Hardware Tasks under ReconOS64 ER - TY - THES AU - Hansmeier, Tim ID - 47837 TI - XCS for Self-awareness in Autonomous Computing Systems ER - TY - GEN AU - Klassen, Alexander ID - 52480 TI - Fast Partial Reconfiguration for ReconOS64 on Xilinx MPSoC Devices ER - TY - CONF AU - Witschen, Linus Matthias AU - Wiersema, Tobias AU - Reuter, Lucas David AU - Platzner, Marco ID - 29945 T2 - 2022 59th ACM/IEEE Design Automation Conference (DAC) TI - Search Space Characterization for Approximate Logic Synthesis ER - TY - CONF AU - Witschen, Linus Matthias AU - Wiersema, Tobias AU - Artmann, Matthias AU - Platzner, Marco ID - 29865 T2 - Design, Automation and Test in Europe (DATE) TI - MUSCAT: MUS-based Circuit Approximation Technique ER - TY - CONF AU - Hansmeier, Tim AU - Platzner, Marco ID - 30971 SN - 0302-9743 T2 - Applications of Evolutionary Computation, EvoApplications 2022, Proceedings TI - Integrating Safety Guarantees into the Learning Classifier System XCS VL - 13224 ER - TY - CONF AU - Clausing, Lennart AU - Platzner, Marco ID - 32855 T2 - 2022 IEEE International Parallel and Distributed Processing Symposium Workshops (IPDPSW) TI - ReconOS64: A Hardware Operating System for Modern Platform FPGAs with 64-Bit Support ER - TY - CONF AU - Hansmeier, Tim AU - Brede, Mathis AU - Platzner, Marco ID - 33253 T2 - GECCO '22: Proceedings of the Genetic and Evolutionary Computation Conference Companion TI - XCS on Embedded Systems: An Analysis of Execution Profiles and Accelerated Classifier Deletion ER - TY - THES AB - Wettstreit zwischen der Entwicklung neuer Hardwaretrojaner und entsprechender Gegenmaßnahmen beschreiten Widersacher immer raffiniertere Wege um Schaltungsentwürfe zu infizieren und dabei selbst fortgeschrittene Test- und Verifikationsmethoden zu überlisten. Abgesehen von den konventionellen Methoden um einen Trojaner in eine Schaltung für ein Field-programmable Gate Array (FPGA) einzuschleusen, können auch die Entwurfswerkzeuge heimlich kompromittiert werden um einen Angreifer dabei zu unterstützen einen erfolgreichen Angriff durchzuführen, der zum Beispiel Fehlfunktionen oder ungewollte Informationsabflüsse bewirken kann. Diese Dissertation beschäftigt sich hauptsächlich mit den beiden Blickwinkeln auf Hardwaretrojaner in rekonfigurierbaren Systemen, einerseits der Perspektive des Verteidigers mit einer Methode zur Erkennung von Trojanern auf der Bitstromebene, und andererseits derjenigen des Angreifers mit einer neuartigen Angriffsmethode für FPGA Trojaner. Für die Verteidigung gegen den Trojaner ``Heimtückische LUT'' stellen wir die allererste erfolgreiche Gegenmaßnahme vor, die durch Verifikation mittels Proof-carrying Hardware (PCH) auf der Bitstromebene direkt vor der Konfiguration der Hardware angewendet werden kann, und präsentieren ein vollständiges Schema für den Entwurf und die Verifikation von Schaltungen für iCE40 FPGAs. Für die Gegenseite führen wir einen neuen Angriff ein, welcher bösartiges Routing im eingefügten Trojaner ausnutzt um selbst im fertigen Bitstrom in einem inaktiven Zustand zu verbleiben: Hierdurch kann dieser neuartige Angriff zur Zeit weder von herkömmlichen Test- und Verifikationsmethoden, noch von unserer vorher vorgestellten Verifikation auf der Bitstromebene entdeckt werden. AU - Ahmed, Qazi Arbab ID - 29769 KW - FPGA Security KW - Hardware Trojans KW - Bitstream-level Trojans KW - Bitstream Verification TI - Hardware Trojans in Reconfigurable Computing ER - TY - GEN AU - Lienen, Christian AU - Platzner, Marco ID - 29541 TI - ReconROS Executor: Event-Driven Programming of FPGA-accelerated ROS 2 Applications ER - TY - CONF AU - Lienen, Christian AU - Platzner, Marco ID - 34007 TI - Task Mapping for Hardware-Accelerated Robotics Applications using ReconROS ER - TY - CONF AU - Lienen, Christian AU - Platzner, Marco ID - 34005 T2 - 2022 25th Euromicro Conference on Digital System Design (DSD) TI - Event-Driven Programming of FPGA-accelerated ROS 2 Robotics Applications ER -