{"date_updated":"2023-01-17T10:55:24Z","place":"Dresden","_id":"37043","publication":"Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV)","citation":{"chicago":"Bol, Alexander, Wolfgang Müller, and Alexander Krupp. “Eine Strukturierte Methode Zur Generierung von SystemVerilog-Testumgebungen Aus Textuellen Anforderungsbeschreibungen.” In Methoden Und Beschreibungssprachen Zur Modellierung Und Verifikation von Schaltungen Und Systemen (MBMV). Dresden, 2010.","apa":"Bol, A., Müller, W., & Krupp, A. (2010). Eine strukturierte Methode zur Generierung von SystemVerilog-Testumgebungen aus textuellen Anforderungsbeschreibungen. Methoden Und Beschreibungssprachen Zur Modellierung Und Verifikation von Schaltungen Und Systemen (MBMV).","mla":"Bol, Alexander, et al. “Eine Strukturierte Methode Zur Generierung von SystemVerilog-Testumgebungen Aus Textuellen Anforderungsbeschreibungen.” Methoden Und Beschreibungssprachen Zur Modellierung Und Verifikation von Schaltungen Und Systemen (MBMV), 2010.","ieee":"A. Bol, W. Müller, and A. Krupp, “Eine strukturierte Methode zur Generierung von SystemVerilog-Testumgebungen aus textuellen Anforderungsbeschreibungen,” 2010.","short":"A. Bol, W. Müller, A. Krupp, in: Methoden Und Beschreibungssprachen Zur Modellierung Und Verifikation von Schaltungen Und Systemen (MBMV), Dresden, 2010.","bibtex":"@inproceedings{Bol_Müller_Krupp_2010, place={Dresden}, title={Eine strukturierte Methode zur Generierung von SystemVerilog-Testumgebungen aus textuellen Anforderungsbeschreibungen}, booktitle={Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV)}, author={Bol, Alexander and Müller, Wolfgang and Krupp, Alexander}, year={2010} }","ama":"Bol A, Müller W, Krupp A. Eine strukturierte Methode zur Generierung von SystemVerilog-Testumgebungen aus textuellen Anforderungsbeschreibungen. In: Methoden Und Beschreibungssprachen Zur Modellierung Und Verifikation von Schaltungen Und Systemen (MBMV). ; 2010."},"title":"Eine strukturierte Methode zur Generierung von SystemVerilog-Testumgebungen aus textuellen Anforderungsbeschreibungen","year":"2010","status":"public","department":[{"_id":"672"}],"author":[{"full_name":"Bol, Alexander","last_name":"Bol","first_name":"Alexander"},{"first_name":"Wolfgang","full_name":"Müller, Wolfgang","last_name":"Müller","id":"16243"},{"first_name":"Alexander","full_name":"Krupp, Alexander","last_name":"Krupp"}],"type":"conference","user_id":"5786","language":[{"iso":"eng"}],"date_created":"2023-01-17T10:55:18Z"}