TETRISC on Rocket Chip: A Scalable and Adaptive RISC-V Multicore Architecture
K.A. Hannemann, L.M. Luchterhandt, W. Müller, M. Ulbricht, L. Lu, J.C. Scheytt, in: 29. Workshop Methoden Und Beschreibungssprachen Zur Modellierung Und Verifikation von Schaltungen Und Systemen (MBMV 2026), 2026.