Lars Markus Luchterhandt

larluc@hni.uni-paderborn.de
ID
74648

1 Publication

[1]
2026 | Conference Paper | LibreCat-ID: 65595
Hannemann, K. A., Luchterhandt, L. M., Müller, W., Ulbricht, M., Lu, L., & Scheytt, J. C. (2026). TETRISC on Rocket Chip: A Scalable and Adaptive RISC-V Multicore Architecture. 29. Workshop Methoden Und Beschreibungssprachen Zur Modellierung Und Verifikation von Schaltungen Und Systemen (MBMV 2026). 29. Workshop Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV 2026), Würzburg.
LibreCat
 
Marked Publication(s)

Search

Filter Publications

Display / Sort

Citation Style: APA

Export / Embed

1 Publication

[1]
2026 | Conference Paper | LibreCat-ID: 65595
Hannemann, K. A., Luchterhandt, L. M., Müller, W., Ulbricht, M., Lu, L., & Scheytt, J. C. (2026). TETRISC on Rocket Chip: A Scalable and Adaptive RISC-V Multicore Architecture. 29. Workshop Methoden Und Beschreibungssprachen Zur Modellierung Und Verifikation von Schaltungen Und Systemen (MBMV 2026). 29. Workshop Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV 2026), Würzburg.
LibreCat
 
Marked Publication(s)

Search

Filter Publications

Display / Sort

Citation Style: APA

Export / Embed