6 Publications
2026 | Conference Paper | LibreCat-ID: 63758
Hannemann, K. A., Luchterhandt, L., Müller, W., Ulbricht, M., & Lu, L. (2026). Redesigning the TETRISC Architecture for Scalable Rocket Chip Implementations. 38. ITG / GMM / GI - Workshop Testmethoden Und Zuverlässigkeit von Schaltungen Und Systemen. 38. ITG / GMM / GI - Workshop Testmethoden und Zuverlässigkeit von Schaltungen und Systemen, Potsdam.
LibreCat
2026 | Conference Paper | LibreCat-ID: 65595
Hannemann, K. A., Luchterhandt, L., Müller, W., Ulbricht, M., Lu, L., & Scheytt, J. C. (2026). TETRISC on Rocket Chip: A Scalable and Adaptive RISC-V Multicore Architecture. 29. Workshop Methoden Und Beschreibungssprachen Zur Modellierung Und Verifikation von Schaltungen Und Systemen (MBMV 2026). 29. Workshop Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV 2026), Würzburg.
LibreCat
2025 | Conference Paper | LibreCat-ID: 58861
Luchterhandt, L., Govindasamy, V., Wang, Y., Dömer, R., Müller, W., & Scheytt, J. C. (2025). Case Study on Combining Open-Source Tool Flows for Grids of Processing Cells. OSSMPIC - Open Source Solutions for Massively Parallel Integrated Circuits.
LibreCat
2025 | Conference Paper | LibreCat-ID: 66520
Luchterhandt, L., Govindasamy, V., Wang, Y., Scheytt, C., Müller, W., & Dömer, R. (2025). A Quantitative Guide to Navigate Speed/Accuracy Tradeoffs in System Level Design of RISC-V Processor Grids. 2025 Forum on Specification &Amp; Design Languages (FDL). https://doi.org/10.1109/fdl68117.2025.11165408
LibreCat
| DOI
2024 | Conference Paper | LibreCat-ID: 45778
Luchterhandt, L., Nellius, T., Beck, R., Dömer, R., Kneuper, P., Müller, W., & Sadiye, B. (2024). Implementation of Different Communication Structures for a Rocket Chip Based RISC-V Grid of Processing Cells. MBMV 2024 - 27. Workshop Methoden Und Beschreibungssprachen Zur Modellierung Und Verifikation von Schaltungen Und Systemen“. MBMV 2023 - 26. Workshop, Freiburg, , Germany, Freiburg.
LibreCat
2023 | Conference Paper | LibreCat-ID: 45775
Luchterhandt, L., Nellius, T., Beck, R., Dömer, R., Kneuper, P., Müller, W., & Sadiye, B. (2023). Towards a Rocket Chip Based Implementation of the RISC-V GPC Architecture. MBMV 2023 - 26. Workshop "Methoden Und Beschreibungssprachen Zur Modellierung Und Verifikation von Schaltungen Und Systemen“, MBMV 2023, Freiburg. MBMV 2023, Freiburg, Freiburg.
LibreCat
6 Publications
2026 | Conference Paper | LibreCat-ID: 63758
Hannemann, K. A., Luchterhandt, L., Müller, W., Ulbricht, M., & Lu, L. (2026). Redesigning the TETRISC Architecture for Scalable Rocket Chip Implementations. 38. ITG / GMM / GI - Workshop Testmethoden Und Zuverlässigkeit von Schaltungen Und Systemen. 38. ITG / GMM / GI - Workshop Testmethoden und Zuverlässigkeit von Schaltungen und Systemen, Potsdam.
LibreCat
2026 | Conference Paper | LibreCat-ID: 65595
Hannemann, K. A., Luchterhandt, L., Müller, W., Ulbricht, M., Lu, L., & Scheytt, J. C. (2026). TETRISC on Rocket Chip: A Scalable and Adaptive RISC-V Multicore Architecture. 29. Workshop Methoden Und Beschreibungssprachen Zur Modellierung Und Verifikation von Schaltungen Und Systemen (MBMV 2026). 29. Workshop Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV 2026), Würzburg.
LibreCat
2025 | Conference Paper | LibreCat-ID: 58861
Luchterhandt, L., Govindasamy, V., Wang, Y., Dömer, R., Müller, W., & Scheytt, J. C. (2025). Case Study on Combining Open-Source Tool Flows for Grids of Processing Cells. OSSMPIC - Open Source Solutions for Massively Parallel Integrated Circuits.
LibreCat
2025 | Conference Paper | LibreCat-ID: 66520
Luchterhandt, L., Govindasamy, V., Wang, Y., Scheytt, C., Müller, W., & Dömer, R. (2025). A Quantitative Guide to Navigate Speed/Accuracy Tradeoffs in System Level Design of RISC-V Processor Grids. 2025 Forum on Specification &Amp; Design Languages (FDL). https://doi.org/10.1109/fdl68117.2025.11165408
LibreCat
| DOI
2024 | Conference Paper | LibreCat-ID: 45778
Luchterhandt, L., Nellius, T., Beck, R., Dömer, R., Kneuper, P., Müller, W., & Sadiye, B. (2024). Implementation of Different Communication Structures for a Rocket Chip Based RISC-V Grid of Processing Cells. MBMV 2024 - 27. Workshop Methoden Und Beschreibungssprachen Zur Modellierung Und Verifikation von Schaltungen Und Systemen“. MBMV 2023 - 26. Workshop, Freiburg, , Germany, Freiburg.
LibreCat
2023 | Conference Paper | LibreCat-ID: 45775
Luchterhandt, L., Nellius, T., Beck, R., Dömer, R., Kneuper, P., Müller, W., & Sadiye, B. (2023). Towards a Rocket Chip Based Implementation of the RISC-V GPC Architecture. MBMV 2023 - 26. Workshop "Methoden Und Beschreibungssprachen Zur Modellierung Und Verifikation von Schaltungen Und Systemen“, MBMV 2023, Freiburg. MBMV 2023, Freiburg, Freiburg.
LibreCat