6 Publications
2026 | Conference Paper | LibreCat-ID: 63758
Hannemann, Kai Arne, et al. “Redesigning the TETRISC Architecture for Scalable Rocket Chip Implementations.” 38. ITG / GMM / GI - Workshop Testmethoden Und Zuverlässigkeit von Schaltungen Und Systemen, 2026.
LibreCat
2026 | Conference Paper | LibreCat-ID: 65595
Hannemann, Kai Arne, et al. “TETRISC on Rocket Chip: A Scalable and Adaptive RISC-V Multicore Architecture.” 29. Workshop Methoden Und Beschreibungssprachen Zur Modellierung Und Verifikation von Schaltungen Und Systemen (MBMV 2026), 2026.
LibreCat
2025 | Conference Paper | LibreCat-ID: 58861
Luchterhandt, Lars, et al. “Case Study on Combining Open-Source Tool Flows for Grids of Processing Cells.” OSSMPIC - Open Source Solutions for Massively Parallel Integrated Circuits, 2025.
LibreCat
2025 | Conference Paper | LibreCat-ID: 66520
Luchterhandt, Lars, et al. “A Quantitative Guide to Navigate Speed/Accuracy Tradeoffs in System Level Design of RISC-V Processor Grids.” 2025 Forum on Specification &Amp; Design Languages (FDL), IEEE, 2025, doi:10.1109/fdl68117.2025.11165408.
LibreCat
| DOI
2024 | Conference Paper | LibreCat-ID: 45778
Luchterhandt, Lars, et al. “Implementation of Different Communication Structures for a Rocket Chip Based RISC-V Grid of Processing Cells.” MBMV 2024 - 27. Workshop Methoden Und Beschreibungssprachen Zur Modellierung Und Verifikation von Schaltungen Und Systemen“, VDE Verlag, 2024.
LibreCat
2023 | Conference Paper | LibreCat-ID: 45775
Luchterhandt, Lars, et al. “Towards a Rocket Chip Based Implementation of the RISC-V GPC Architecture.” MBMV 2023 - 26. Workshop "Methoden Und Beschreibungssprachen Zur Modellierung Und Verifikation von Schaltungen Und Systemen“, MBMV 2023, Freiburg, VDE Verlag, 2023.
LibreCat
6 Publications
2026 | Conference Paper | LibreCat-ID: 63758
Hannemann, Kai Arne, et al. “Redesigning the TETRISC Architecture for Scalable Rocket Chip Implementations.” 38. ITG / GMM / GI - Workshop Testmethoden Und Zuverlässigkeit von Schaltungen Und Systemen, 2026.
LibreCat
2026 | Conference Paper | LibreCat-ID: 65595
Hannemann, Kai Arne, et al. “TETRISC on Rocket Chip: A Scalable and Adaptive RISC-V Multicore Architecture.” 29. Workshop Methoden Und Beschreibungssprachen Zur Modellierung Und Verifikation von Schaltungen Und Systemen (MBMV 2026), 2026.
LibreCat
2025 | Conference Paper | LibreCat-ID: 58861
Luchterhandt, Lars, et al. “Case Study on Combining Open-Source Tool Flows for Grids of Processing Cells.” OSSMPIC - Open Source Solutions for Massively Parallel Integrated Circuits, 2025.
LibreCat
2025 | Conference Paper | LibreCat-ID: 66520
Luchterhandt, Lars, et al. “A Quantitative Guide to Navigate Speed/Accuracy Tradeoffs in System Level Design of RISC-V Processor Grids.” 2025 Forum on Specification &Amp; Design Languages (FDL), IEEE, 2025, doi:10.1109/fdl68117.2025.11165408.
LibreCat
| DOI
2024 | Conference Paper | LibreCat-ID: 45778
Luchterhandt, Lars, et al. “Implementation of Different Communication Structures for a Rocket Chip Based RISC-V Grid of Processing Cells.” MBMV 2024 - 27. Workshop Methoden Und Beschreibungssprachen Zur Modellierung Und Verifikation von Schaltungen Und Systemen“, VDE Verlag, 2024.
LibreCat
2023 | Conference Paper | LibreCat-ID: 45775
Luchterhandt, Lars, et al. “Towards a Rocket Chip Based Implementation of the RISC-V GPC Architecture.” MBMV 2023 - 26. Workshop "Methoden Und Beschreibungssprachen Zur Modellierung Und Verifikation von Schaltungen Und Systemen“, MBMV 2023, Freiburg, VDE Verlag, 2023.
LibreCat